PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-124406

(43)Date of publication of application: 28.04.2000

H01L 27/04

H01L 21/822

H04B 5/02

(21)Application number: 10-295575

(71)Applicant: SYNTHESIS CORP

(22)Date of filing:

(51)Int.Cl.

16.10.1998

(72)Inventor: TANIGUCHI KENJI


YOSHIMURA TAKAHARU

OGAWA TORU

(54) INTEGRATED CIRCUIT DATA COMMUNICATING DEVICE, INTEGRATED CIRCUIT CHIP AND INTEGRATED CIRCUIT USING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To improve integration degree of an integrated circuit without raising a cost by providing a transmitter for transmission by modulating carrier wave by digital data to be transmitted and a receiver for modulating received wave to digital data. SOLUTION: An integrated circuit chip 3 can carry out radio data communication to other integrated circuit 3. For example, the integrated circuit chip 3 has a processor 31 constituted of a logic circuit or a memory circuit, a transmitter/receiver circuit 32, and an antenna 33 both for receiving and transmitting. The transmitter/receiver circuit 32 is a circuit comprising a transmitter circuit for modulating and transmitting carrier wave by digital signal from a processor 31 and a receiver circuit for demodulating receiving signal from other integrated circuit chips 3 and providing it to the processor 31. Therefore, in an integrated circuit wherein a plurality of integrated circuit chips 3 are mounted on a board, wiring of a bus line for data transmission between



integrated circuit chips becomes unnecessary and integration degree can be improved without raising a mounting cost.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(2)

特闘2000-124406

【特許請求の萄囲】

【語求項】】泉積回路に実鉄される泉積回路チップに債 えられて、他の集積回路チップとの間でディジタルデー タの送受を行うためのデータ通信装置であって、

送信すべきディジタルデータで鍛送波を変調して送出す るための送信手段と、受信波をディジタルデータに復調 する受信手段とを含むことを特徴とする集積回路用デー タ通信装置。

【語求項2】上記送信手段は、PSK変調方式、ASK 変調方式、FSK変調方式またはパルス符号変調方式に よって鍛送波を変調するものであることを特徴とする請 求項1記載の集積回路用データ通信鉄圏。

【調水項3】上記送信手段と上記受信手段との間で行わ れるディジタル無線通信には、符号分割多重アクセス方 式が適用されていることを特徴とする請求項1または2 記載の集積回路用データ通信装置。

【語求項4】集積回路における予め定められている処理 を行うための回路と、

その回路と電気的に接続され、他の集積回路チップとの 間でディジタル無線通信を行うために必要な送信回路お 20 よび受信回路とが、1つのチップエリア内に配列されて いることを特徴とする集積回路チップ。

【語求項5】語求項4記載の集績回路チップが、1枚の ウエハに複数個配列されていることを特徴とする集積回 댉.

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、集補回路チップ 間でデータの送受を行うために有効に利用される集積回 路用データ通信装置に関する。

[0002]

【背景技術および発明が解決しようとする課題】近年、 CPUチップなどの集積回路チップのクロック周波数ね よびビット数(取扱可能なデータ長)の増加に伴って、 マルチチップ最積回路(IC:Integrated Circuit)の 高性能化が急激に進んできている。そして、今日では、 64ビットのCPUチップを備えた集積回路が家庭用の テレビゲーム機にまで搭載されるようになっており、今 後も集積回路の一層の高性能化が切望されている。

【0003】たとえば、MOSFET (Netal Oxide Sem 40 装置である。 aconductor Field Effect Transistor) をさらに微細化 することにより、集積回路チップのビット数を増やすこ とは可能である。しかしながら、集積回路チップのビッ ト数を増やすと、各集績回路チップ間を接続するバスラ イン数(パッド数)が増加し、これにより、必然的にチ ップ間隔が大きくなって、集積回路の集積度が低下して しまう。また、チップ間隔が大きくなると、チップ間の 配線長が長くなって配線容量が増大し、チップ間のデー タ伝送に要する時間が長くなってしまう。以上の理由か

して構成される2次元集積回路の高性能化には限界が見 えてきている。

【0004】そこで、最近では、ボード上で集積回路チ ップを上下に積層することにより集積度を高めた3次元 集積回路が注目されてきている。ところが、このような 3次元集積回路においては、上下に債層されたチップ間 の配線が複雑であるために、2次元集積回路に比べて真 **築コストが大幅に上昇してしまう。この発明は、上述の** ような背景の下になされたものであり、突装コストの上 10 昇を招くことなく、集積回路の集積度を上昇させること ができる集論回路用データ通信装置を提供することを目 的としている。

[0005]

【課題を解決するための手段および発明の効果】上記の 目的を達成するための請求項1記載の発明は、集積回路 に実装される集積回路チップに備えられて、他の集積回 路チップとの間でディジタルデータの送受を行うための データ通信装置であって、送信すべきディジタルデータ で搬送波を変調して送出するための送信手段と、受信波 をディジタルデータに復調する受信手段とを含むことを 特徴とする集積回路用データ通信装置である。

【0006】との発明によれば、集積回路チップ間で無 **線データ通信を行うことができる。したがって、このデ** ータ通信装置を備えた集積回路チップをボード上に復数 個実鉄した集積回路では、各集積回路チップ間でデータ 伝送を行うためのバスラインの配線が不要であるから、 集積回路チップ間の間隔を小さくすることにより、実装 コストの上昇を招くことなく集積度を高めることができ る。ゆえに、集積回路の性能をより向上させることがで

【0007】また、バスラインの配線が不要であるか ち、ボード上における集積回路チップの配置の自由度が 増し、集積回路チップの配置設計が容易になる。そのう え、バスラインや!/〇回路を駆動するための電力が不 要になるから、消費電力を低く抑えることができること がある。請求項2記載の発明は、上記送信手段は、PS K変調方式、ASK変調方式、FSK変調方式またはパ ルス符号変調方式によって搬送波を変調するものである ことを特徴とする請求項し記載の集積回路用データ通信

【0008】ディジタル変調方式としては、この請求項 2に記載されているように、PSK変調方式、ASK変 調方式、FSK変調方式またはパルス符号変調方式を適 用することができる。請求項3記載の発明は、上記送信 手段と上記受信手段との間で行われるディジタル無線通 億には、符号分割多量アクセス方式が適用されているこ とを特徴とする語求項1または2記載の集積回路用デー 夕通信装置である。

【0009】たとえば、この集積回路用データ通信装置 ら、1枚のボード上に集積回路チップを2次元的に配列 50 が備えられる各集積回路チップに対してチップ I Dを設

http://www4.ipdl.ncipi.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401...

定しておき、送信データ中にそのデータを受信すべき集 議回路チップのチップ I D情報を組み込んでおけば、データを受信した景積回路チップは、その受信データ中に 含まれているチップ I D情報に基づいて、その受信デー タが必要なデータであるか否かを判断することができる から、特定の景積回路チップのみにデータを伝送することが可能になる。

【0010】符号多意分割アクセス方式においては、受信側の集積回路チャブは特定の拡散コードが乗債された信号だけを変調するから、請求項3の発明のように通信 10 方式にCDMA方式を採用した場合には、上述したチャブID情報を用いることなく、特定のチャブ間でのデータ受信が可能となる。請求項4記載の発明は、集債回路における予め定められている処理を行うための回路と、その回路と電気的に接続され、他の集積回路チャブとの間でディジタル無線通信を行うために必要な送信回路および受信回路とが、1つのチャブエリア内に配列されていることを特徴とする集積回路チャブである。

【0011】との発明によれば、集積回路チップ間で無線データ通信を行うことができる。語求項5記載の発明は、語求項4記載の集積回路チップが、1枚のウエハに複数個配列されていることを特徴とする集積回路である。この発明によれば、各景積回路チップ間でデータ伝送を行うためのバスラインの配線が不要であるから、集積回路チップ間の間隔を小さくすることにより、実装コストの上昇を招くことなく集積度を高めることができる。

【9012】1枚のウエハに復数個の集績回路チップを配列する場合。すべてのチップを良品とするには、超高度な品質管理が必要であり、製品の歩留りもよくない。すなわち、1枚のウエハにたとえば10×10=100個の集績回路チップを配列する場合。 通常、その中の1個や2個には配線不良等のチップが生じる可能性がある。それをなくそうとすれば歩圏りが悪くなる。

【0013】そとで、請求項4記載の集積回路チップが 1枚のウェハに複数個配列された集積回路では、そのウェハに配列された複数個の集積回路チップのうち、いく つかに不良のチップがある場合、その集積回路チップを 用いなければよい。不良の集積回路チップを用いなくて も、その集積回路チップは、他の集積回路チップと接続 40 されていないので、良品の集積回路チップが不良品の集 積回路チップから受ける悪影響はない。

【0014】また、データの送受信時に、不良チップに対してデータの送受信を行わなければいいのであって、不良チップを含む彼数のチップが配列された1枚のウェハをそのまま活用することができるわけである。そして、かかるウエハを領層して3次元集積回路を構成した場合には、各層(ウエハ)においていくつかの不良品チップがあっても、その不良品チップは使わないように、ディジタル無線通信におけるデータの送受信を実現すれ 50

はよい。

【0015】とれは無線通信であるからできることであり、有線通信の場合は、通信線を接続した後、すべてのチップが良品が否かの判別をしなければならない。また、有線通信の場合、不良チップがあると、そのチップを飛ばして配線の接続をしなければならず、その接続が非常に困難である。したがって、不良品チップを含んだ状態での回路構成は困難である。

【0016】さらにこれに関連して言えば、多層構造の 集積回路を模築する場合。たとえば1層目の回路を模成 し、その上に2層目の回路を模成する場合は、シリコン 単結晶座を用いるため、多層になるほどすべての層にお いて不良品が生じないようにしなければならないから、 その製造は実質的に不可能に近かった。この発明では、 かかる欠点が解消される。

[0017]

【発明の実施の形態】以下では、この発明の一実施形態を、添付図面を参照して詳細に説明する。図1は、この発明の一実施形態に係る集積回路用データ連信装置が適用された集積回路の構成を模式的に示す斜視図である。この集積回路1は、1枚のボード2上に複数個の集積回路チップ3をmf7×n列の行列状に配列したマルチチップ集積回路であり、列方向に隣接する集積回路チップ3間には、各集積回路チップ3に電力を供給するための電源ライン4がパターン形成されている。

【りり18】図2は、集積回路チップ3の構成を示す図解図である。最積回路チップ3は、他の集積回路チップ3との間で無線データ通信を行うことができるようになっている。具体的に説明すれば、集積回路チップ3は、30論理回路またはメモリ回路で構成されるプロセッサ部31と、プロセッサ部31からのディジタル信号で搬送波を変調して送出する送信回路および他の集積回路チップ3からの受信信号を復顕してプロセッサ部31に与えるための受信回路を含む送受信回路32と、送受信兼用アンテナ33とを備えている。送受信兼用アンテナ33とを備えている。送受信兼用アンテナ33は、たとえばアルミニウム線などの金属線を1本または複数本並列して構成されたものであり、その長さは、アンテナの形式によるが、たとえば半液長アンテナの場合には、送信液の液長を入とすると約入/2に設計され40。

【0019】また、集績回路チップ3には、たとえば一方端線に沿って、図1に示す電源ライン4から電力を受け取るための電源用バッド34が配設されている。図3は、送受信回路32に備えられた送信回路の構成を示すプロック図である。この送信回路50は、たとえば4相PSK(Phase Shift Keying)変調方式を採用したものであり、2つの1ビットディジタル信号(ベースバンド信号)I、Qを同時に伝送することができる。

【0020】との送信回路50には、プロセッサ部31 (図2を照)から送られてくるディジタル信号1、Qを

それぞれ高国波変調するための変調器51、52が備え られている。変調器51には、国波数シンセサイザ56 で作成される芸導批送波(Sinwi)の位相を9)。 偏移 して得られる搬送波が与えられている。変調器5 1 は、 この扭送波をディジタル信号!で変調し、その変調波を 加算器53に与える。一方、変調器52には、周波数シ ンセサイザ56で作成された基準鍛送波がそのまま入力 されている。変調器52は、周波数シンセサイザ56か ちの基準鍛送波をディジタル信号Qで変調して加算器5 3に与える。

【0021】 頻算器 53は、変調器 51、52から与え られる90°位組のずれた2種の変調液を足し合わせて 台成液を作成する。加算器53で作成された台成液は、 マッチングネットワーク54に与えられて所定の撥送園 波敦(たとえば 1. 5 GH 2)に合わせられた後、高周 波増帽器55で増幅される。こうして得られた送信波 は、送受信兼用アンテナ33から空中に送出される。 【0022】図4は、送受信回路32に備えられた受信 回路の構成を示すプロック図である。この受信回路は、 調するためのものであり、ヘテロダイン受信部60と同 期後波部70とを備えている。ヘテロダイン受信部60 には、送受信兼用アンテナ33で受信した受信波を増幅 するための低雑音増幅器61が値えられている。 低雑音 増帽器61で増幅された受信波は、帯域フィルタ(BPF:b and pass filter) 62に与えられて、この無線データ通 信に使用されている国波数帯域以外の周波数成分が除去 される。そして、混合器63に与えられて、周波数シン セサイザ64から出力される所定国波敷の局部発信信号 国波敦が下げられた受信波は、帯域フィルタ65で国波 数帯域がさらに絞り込まれた後、増幅器66で増幅され て同期検波部?()に入力される。

【0023】同期検波部70に入力された受信波は、景 算器71,72に与えられる。乗算器71には、周波数 シンセサイザ? 3から上記墓飯銀送波 (Sinwit)と同一 国波数の正弦波の位相を90 偏移して得られる信号が 与えられている。 乗算器71は、この信号と乗算器71 に与えられる受信波とを乗算し、この乗算によって得ら れた信号を低域フィルタ(LPF:low pass filter) 7.4 に 49 与える。低域フィルタ74では、乗算器71からの信号 の高周波成分が除去されることによりベースバンド信号 成分だけが取り出される。低域フィルタ74を通過した ベースバンド信号は加算器であに与えられる。

【0024】一方、操算器72に与えられる受信波は、 国波数シンセサイザ73から出力された上記基準搬送波 と間一回波数の正弦波と乗算された後に、低域フィルタ 76に与えられる。低域フィルタ76は、景算器72か ちの信号の高周波成分を除去することによりベースパン

号を加算器75に与える。加算器75は、乗算器71。 72から与えられるペースパンド信号をシリアルに結合 して、正負判定部77に向けて出力する。正負判定部7 7は、加算器7.5から与えられる各ペースパンド信号の 正負を判定し、各ペースバンド信号をその正負に応じた 1 ビットディジタル信号に変換する。これにより、加算 器7.5からのベースバンド信号列は2列のディジタル信 号(00,01、10,11) に復調され、その復調さ れたディジタル信号が、図2に示すプロセッサ部31に 19 向けて送出される。

6

【0025】以上のようにこの実施形態によれば、集績 回路チップ3間で無線データ通信を行うことができる。 したがって、この集積回路チップ3を1枚のボード2上 に複数個実装した集積回路1では、各集積回路チップ3 間でデータ伝送を行うためのバスラインが急線回線で実 現されるから、集積回路チップ3間の間隔を小さくして 集積度を高めることができ、従来の最積回路と比較して 性能を向上させることができる。

【0026】また、バスラインが無線回線で真境される 4相PSK変調方式で変調されて送出された送信波を復 20 から ボード2上における集積回路チップ3の配置の自 由度が増し、集積回路チップ3の配置設計が容易にな る。また、バスラインやI/O回路を駆動するための電 力に代えて送受信回路32を駆動する電力が必要になる が、この電力が低くて済む場合には、消費電力を低く抑 えることができる。

【0027】また、予めボード2上の各集積回路チップ 3に対してチップ!Dを設定しておき、送信データ中に そのデータを受信すべき集積回路チップ3のチップID 情報を組み込んでおけば、特定の集積回路チップ3のみ と混合されることにより周波数が下げられる。こうして 30 にデータを伝送することも可能である。すなわち、デー タを受信した集積回路チップ3は、その受信データ中に 含まれているチップ!D情報を読み取って、その受信デ ータが必要なデータであるが否かを判断し、必要なデー タであればそのまま取得し、不要なデータであれば破棄 すればよい。また、送信データ中に自己(送信元)のチ ップID情報を組み込んでおけば、その送信データを受 億した集積回路チップ3は、受億データの送億元を認識 することができる。

> 【0028】さらに、各集積回路チップ3間のデータの 授受を無線通信により行うことができるから、1つの集 續回路チップ3から複数個の集積回路チップ3へ同時に 同じデータを送信することができる。ゆえに、たとえば 超並列コンピュータで採用されている単一命令複数デー 夕流方式(SIMD:Single Instruction Multiple Data)を 簡単な構成で実現することができる。

【0029】また、図5に示すように、集積回路チップ 3をボード2上に実装した集積回路11,12.13, 14.15を上下に複数個債圏して3次元集積回路を作 成することにより、集積度をより高めることができる。 **ド信号だけを取り出し、その取り出したベースパンド信 50 この3次元集積回路では、各層内における集積回路チッ**

フ3間でのデータ授受および互いに異なる層に設けられた集積回路チップ3間でのデータ授受を無線通信により行うことができるので、各層内におけるバスラインおよび各層間のデータ伝送のための配線が不要である。したがって、ボード上で集積回路チップを上下に積層した従来の3次元集積回路と比較して、実装コストを大幅に低減することができる。

【0030】また、図5に示す3次元集績回路に含まれ チップ る各集績回路チップ3は、多数のニューロン間をネット データラワーク的に結合した人間の頭脳のようにデータ通信を行 10 第1周前 うととができるから、上記ニューロンの機能を最積回路 いうよっプ3に持たせることができれば、人工頭脳を作成す タル無利 ことが可能となる。さらにまた、たとえば、1層目の 集積回路11に設けられた集積回路チップ3をCPUチップで構成し、2厘目の集積回路12に設けられた集積 回路チップ3をメモリチップで構成し、3厘目の集積回路の最初回 MA方式 13に設けられたDSP(Digital Signal Processor) で構成するといったように、各層の集積回路チップ3を 用いるでは、1005では、1005では、1005では、1005では、1005では、1005では、1005では、1005では、1005でする。

【0031】また、この実施形態のように集積回路チップ3間で無線データ通信を行うことができれば、次のようなシステムの実現が可能となる。すなわち、集積回路チップ3を備えた集積回路をパーソナルコンピュータに搭載すれば、たとえばオフィス内において各パーソナルコンピュータ間で無線データ通信を行うことができ、オフィス内に無線形式のローカルネットを機能することができる。また。他のパーソナルコンピュータのCPUチップの稼働率を確認し、稼働率が低い場合には、そのC 30PUチップにデータを伝送してデータ処理を実行させることができる。これにより、各パーソナルコンピュータのCPUチップを効率良く利用することができる。

【0032】以上、この発明の一実施形態について説明したが、この発明は、上記の一実施形態に限定されるものではない。たとえば、上記の一実施形態においては、ディジタル信号の変調方式として4相PSK変調方式が適用された場合を例にとって説明したが、この4相PSK変調方式以外にも、2相PSK変調方式や8相PSK変調方式などを適用することもできる。また、PSK変調方式以外にも、ASK(ASK:amplitude shift keying)変調方式やFSK(FSK:frequency shift keying)変調方式を適用することもできる。

【9933】さらに、俄送波として正弦波を用いる方式に限らず、この正弦銀送波に代えてバルス銀送波を用いる方式、たとえばバルス符号変調方式が適用されてもよい。また、上記の一実施形態の説明では、送信回路から送出される送信波の周波数は、たとえば1.5GH2であるとした。しかしながら、送信波の周波数は、上記1.5GH2には限定されず、適宜に変更するととがで 50

きる。ただし、ディジタル信号の国波数(その上限は、 連席、クロック国波数で規定される)より高くする必要 がある。

8

【0034】さらに、各集債回路チップ間の無線データ 通信には、複数の異なる撤送国波数を用いてもよい。た とえば、受信側の集積回路チップが、特定の国放験の信 号だけを受信するようにしておくことにより、上途した チップ!D情報を用いることなく、特定のチップ間での データ受信が可能となる。また、メモリチップ同士では 第1周波数を、論理回路同士では第2周波数を用いると いうように使用する国波数を分けることにより、ディジ タル無線通信の信頼性を向上させることが期待できる。 【りり35】さらに、各集債回路チップ間の無線データ 通信に、符号分割多型アクセス(CDMA:Gode Divis non Multiple Access)方式を採用してもよい。このCD MA方式において、受信側の集積回路チップは特定の拡 飲コードが最積された信号だけを変調するから、CDM A方式を採用した場合には、上述したチップ I D情報を 用いることなく、特定のチップ間でのデータ受信が可能

【0036】また、上記の一実施彩態では、送受信乗用アンテナで電波を送受信する構成を取り上げたが、送信用アンテナと受信用アンテナとが別々に設けられていてもよい。さらに、上記の一実施彩像では、平面状のボード上に複数個の集積回路チップを配列した例を挙げたが、ボードは必ずしも平面状に彩成される必要はない。たとえば、図6に示すように、多角筒状に形成されたボード80の外表面81または内表面82に複数個の集積回路チップが配列されることによって集積回路が構成されてもよい。

【0037】また、上記の一裏施彩盤では、1つの集積 国路チップの中に論理国路またはメモリ国路で構成され るプロセッサ部(回路ブロック)と、送信回路および受 信回路を含む送受信回路(通信ブロック)とが備えられ ているとしたが、プロセッサ部と送受信回路とが別々の チップに備えられていてもよい。この場合、プロセッサ 部のみを備えたチップと送受信回路のみを備えたチップ とは、従来から用いられている有線のバスラインを介し てデータ通信が行われ、これらのチップ対と他のプロセッサ部のみを備えたチップおよび送受信回路のみを備え たチップの対との間では無線データ通信が行われるとよ い。

【0038】その他、特許請求の範囲に記載された技術的事項の範囲内で、種々の設計変更を結ずことが可能である。

【図面の簡単な説明】

【図1】この発明の一裏筋形態に係る集績回路用データ 通信装置が適用された集積回路の構成を模式的に示す斜 視図である。

【図2】集積回路チップの構成を示す図解図である。

(6) 特閲2000-124406 10

【図3】送信回路の構成を示すプロック図である。

【図4】受信回路の梯成を示すプロック図である。

【図5】 3次元集積回路の構成を模式的に示す斜視図である。

【図6】多角質状に形成されたボードを示す斜視図である。

【符号の説明】

1. 11, 12. 13, 14, 15 集積回路

2、80 ボード (ウエハ)

* 3 集積回路チップ

31 プロセッサ部(予め定められている処理を行う

ための回路)


32 送受信回路


33 送受信兼用アンテナ

50 送信回路(送信手段)

60 ヘテロダイン受信部(受信手段、受信回路)

7 (1) 同期検液部(受信手段、受信回路)





特闘2000-124406

